在招职位 0
订阅提醒 登录
发布于 2026-10-16 英文原文

非易失性存储器(NVM)IP版图设计工程师

Memory Layout Technical Lead

ルネサス エレクトロニクス

职种工程 雇用形态—
工作地点Kodaira, jp 薪资面议

职位概要

该职位负责非易失性存储器(NVM)IP的版图设计,包括Flash、MRAM和ReRAM,面向汽车、工业和IoT应用的MCU产品。主要职责包括:担任存储器版图设计团队的技术负责人,根据IP需求和电路规格制定版图策略,主导版图设计与验证工作。需与日本及海外全球NVM开发团队协作,参与PPA(性能、功耗、面积)优化。应聘要求:具备非易失性存储器全定制版图设计经验(通常10年以上),具备与电路设计者达成共识并主导版图设计评审的经验(通常5年以上),具备用英语与海外合作伙伴协作的经验。优先条件:P&R设计经验、模拟电路设计经验、AI辅助版图设计经验。Renesas正在扩大下一代嵌入式NVM技术和IP开发投资,该职位将参与支撑世界领先MCU业务的核心技术开发,并有机会在ISSCC、VLSI、IEDM等国际顶级半导体会议上发表论文。公司提供有竞争力的薪酬制度和完善的福利待遇。

职位描述

Job Description • Technical Domain Layout design for non-volatile memory (NVM) IP, including Flash, MRAM, and ReRAM • Target Products MCUs for automotive, industrial, and IoT applications • Project Overview Layout design for NVM IP based on memory cells developed by in-house fabs and foundry partners Contribute to PPA (Performance, Power, and Area) optimization of MCU products Collaborate with global NVM development teams in Japan and overseas • Responsibilities Serve as the technical lead for the memory layout design team Develop layout strategies based on IP requirements and circuit specifications Lead hands-on layout design and verification activities Renesas is expanding its investment in next-generation embedded NVM technologies and IP development to further strengthen the competitiveness of its MCUs for automotive, industrial, and IoT applications. As embedded NVM IP—including Flash and emerging memory technologies such as MRAM and ReRAM—is a key differentiator for MCUs, demand continues to grow for higher performance, greater capacity, and enhanced reliability. This position is responsible for the layout design of embedded NVM IP for future MCUs. You will have the opportunity to develop a core technology that supports a world-leading MCU business shipping tens to hundreds of millions of units, enabling you to make a significant business impact. Renesas’ embedded NVM IP development organization also actively and continuously submits and presents papers at premier international semiconductor conferences, including ISSCC, the Symposium on VLSI Circuits, and IEDM. Working alongside highly skilled development engineers, you will be able to further deepen your expertise while gaining experience and broader skills across memory technologies. Qualifications 【MUST】 • Experience in full-custom layout design for non-volatile memory (typically 10+ years) • Experience in building consensus with circuit designers and leading layout design reviews (typically 5+ years) • Experience collaborating with overseas partners in English 【WANT】 • Experience in P&R design • Experience in analog circuit design • Experience in AI-assisted layout design Additional Information ルネサスは、「To Make Our Lives Easier(人々の暮らしをより豊かで快適にする)」というPurposeのもと、組込み半導体ソリューションを提供するグローバル企業です。世界30か国以上で活躍する21,000人を超えるエンジニアや課題解決のプロフェッショナルとともに、自動車、産業、インフラ、IoT分野における世界最先端のテクノロジー開発に携わり、より安全で、健康的で、環境にやさしく、スマートな未来の実現に貢献しています。 ルネサスでは、「TAGIE(Transparent、Agile、Global、Innovative、Entrepreneurial)」を企業文化の中核としています。TAGIEは、私たちの働き方や成長のあり方、そしてPurposeの実現に向けた取り組みを支える共通の価値観です。この協調的な精神と挑戦するマインドセットが、半導体技術を通じた産業の変革と、世界中の人々の暮らしへの貢献を可能にしています。 私たちは、競争力のある報酬制度に加え、充実した福利厚生をご用意しています。福利厚生の詳細については、選考プロセスの中でご案内いたします。 私たちとともに未来を創造する挑戦に、ぜひ参加しませんか。皆さまからのご応募をお待ちしております。